

LAB5 – preparation report

RISC-V Single-Cycle and Pipelined cores architecture

נועם קורין פרי – 208138586

רועי אגושביץ - 322720665



הקדמה:

מטרת מעבדה זו היא תכנון, סינתזה וניתוח של מעבד תואם RISC-V בארכיטקטורת Harvard, על גבי כרטיס Intel-FPGA. המעבדה נחלקת לשני חלקים מרכזיים. בחלק הראשון, הרחבנו ליבת single-cycle RV32I נתונה לארכיטקטורת MULDIV (RV32IM חלקי) על-ידי הוספת תמיכה בפקודת הכפל mul. פקודה זו כופלת את 16 הביטים התחתונים של רגיסטרי המקור (rs1, rs2) ומחזירה תוצאה של 32 ביט ל-rd. המימוש מתבסס על חלוקת הפעולה לארבעה מכפלים של 8x8 ביט, לשם ניצול המכפלים המשובצים (Embedded Multipliers) של ה-FPGA, ללא שימוש במכפל כללי גדול.

בחלק השני, המרנו את הליבה המורחבת למעבד צינור (Pipeline) בעל חמישה שלבים: הבאת פקודה (IF), פענוח (ID), ביצוע (EX), גישה לזיכרון (MEM) וכתובה חזרה (WB). לתמיכה בריבוי פקודות הרצות במקביל בצנרת והימנעות משגיאות תלות (Data Hazards), הוספנו יחידת Forwarding מלאה וכן מנגנון Stall (השהיה של מחזור יחיד) עבור מקרי load-use ו-mul-use. בנוסף, מומש מנגנון Flush לשטיפת פקודות שגויות מהצנרת במקרה של קפיצה מותנית (branch) שנלקחה או קפיצה בלתי מותנית (jump), אשר ההחלטה לגביהן מתקבלת בשלב הרביעי של הצינור. התכן פועל על שעון יחיד הנגזר מ-PLL, כאשר את ה-Reset מחובר ללחצן KEY0.

לצורך אפיון ביצועים ובדיקות על החומרה, הוספנו ל-Top-level מונים ייעודיים: מונה מחזורי שעון, מונה Stalls, מונה Flushes ורגיסטר לכתובת Breakpoint עבור יצירת טריגר ל-SignalTap. מהלך העבודה כלל אימות (Verification) ב-ModelSim מול מודל ייחוס של RARS (השוואת תוכן זיכרון ה-DTCM), חישוב ה-IPC, ואימות על החומרה (Validation) באמצעות SignalTap. לבסוף, ביצענו ניתוח PPA (ביצועים, שטח והספק) ב-Quartus להשוואה בין ליבת ה-Single-Cycle לליבת ה-Pipeline.

מקרה בדיקת ביצועים:


במקרה בדיקה זה נבדוק את הביצועים, השטח, צריכת ההספק והפונקציונליות של מערכת ספרתית.

סימולצית ModelSim:

נראה כמה מהסימולציות שלנו.

עבור ה Single-Cycle RV32IM:


באיור מוצגת סימולציית ModelSim עבור פקודת mul במעבד ה-RV32IM. ניתן לראות שבזמן שבו מזוהה פקודת כפל ($tb_mul_detected=1$), אותות הבקרה mul_w ו- mul_op_w פעילים. ערכי האופרנדים הם $read_data1_o=0x00000001$ ו- $read_data2_o=0x00000008$, ולכן תוצאת הכפל הצפויה היא $0x00000008$. בפועל ניתן לראות שגם פלט המכפל Res_o , גם mul_res_w , וגם תוצאת ה-ALU (alu_res_o) שווים לערך זה. בנוסף, האות $tb_mul_match=1$ מאשר שה- $testbench$ השווה בין התוצאה הצפויה לתוצאה שהמעבד הפיק ולא זיהה שגיאה.



איור 1 – סימולצייה של ה Single-Cycle RV32IM ב ModelSim.


עבור ה-Pipelined RV32IM:

בתמונה הראשונה מוצגת הרצת ModelSim של ליבת ה-RV32IM המצונרת. ניתן לראות את התקדמות ה-PC וה-instruction בין שלבי ה-IF, ID, EX, MEM, ו-WB. בנוסף מוצגים אותות הבקרה המרכזיים של המערכת, כולל מוני STCNT/FHCNT, מנגנוני stall, flush, ו-forwarding, וכן פעילות בנתיב ה-MUL ובזיכרון הנתונים. התמונה משמשת כאימות כללי לכך שה-pipeline פעיל לאורך הריצה ושכל שלבי הצינור מתקדמים בצורה תקינה.



איור 2 – סימולציה של ה-Pipelined RV32IM ב ModelSim (רחב).


בתמונה השנייה מוצג זום על אזור בהרצה שבו מופיעה פקודת mul ותלויות בין הוראות. ניתן לראות שהפקודה מתקדמת בין שלבי הצינור בעזרת הסמנים tb_if_mul, tb_id_mul, tb_ex_mul, ו-tb_wb_mul. בנוסף, כאשר מופיע hazard, האות stall_s עולה, ובמקביל pcwrite_s ו- ifidwrite_s יורדים, כלומר ה-PC ורגיסטר IF/ID מוקפאים למחזור אחד. שינויי הערכים ב-forwardA_s ו-forwardB_s מראים שמנגנון ה-forwarding פעיל ומעביר ערכים מתאימים לשלב EX.



איור 3 – סימולציה של ה RV32IM Pipelined ב ModelSim (זום).


מציאת התדר המקסימלי:

עבור ה RV32IM Single-Cycle:



איור 4 – המסלול הקריטי של ה RV32IM Single-Cycle.

עבור ה RV32IM Pipelined:



המערכת שתוכננה במעבדה זו

עבור ה RV32IM Single-Cycle:



עבור ה-Pipelined RV32IM:

בתמונה הראשונה ביצענו לכידה סביב כתובת שבה מופיעה פקודת mul. מטרת הבדיקה הייתה לוודא שהפקודה אכן עוברת בצורה תקינה בין שלבי הצינור. ניתן לראות את ה-PC וה-instruction מתקדמים בין שלבי IF/ID, ID/EX, EX/MEM, ו-MEM/WB, ולכן מתקבלת אינדיקציה ברורה לפעולת ה-pipeline.

בנוסף, ניתן לראות ש-id_ex_MULOp_ctrl_s עולה כאשר פקודת ה-mul נמצאת בשלב EX, ולאחר מכן ex_mem_MULOp_ctrl_s עולה בשלב הבא. תוצאת הכפל מופיעה ב-mem_mul_res_s, עוברת ל-mem_wb_mul_res_s, ולבסוף מגיעה לנתיב ה-writeback דרך wb_write_data_s. כך אומתה בפועל פעולת ה-MUL path בתוך הצינור.

באותה לכידה ניתן לראות גם התנהגות של hazard handling: כאשר יש תלות בין הוראות, stall_s עולה, ובמקביל pcwrite_s ו-ifidwrite_s יורדים. כלומר, ה-PC ו-IF/ID מוקפאים למחזור אחד, כפי שנדרש עבור load-use hazard או mul-use hazard. בנוסף, ניתן לראות שינוי ב-forwardA_s ו-forwardB_s, דבר שמראה שמנגנון ה-forwarding פעיל.




איור 7 – סימולציה של ה-Pipelined RV32IM ב-SignalTap (עבור MUL and pipeline flow).

בתמונה השנייה ביצענו לכידה סביב פקודת branch. מטרת הבדיקה הייתה לוודא ש-branch שנלקח גורם ל-flush נכון של ה-pipeline.

ניתן לראות שכאשר הפקודה מגיעה לשלב EX/MEM, האות ex_mem_Branch_ctrl_s, ובמקביל ex_mem_brTaken_s עולה. כלומר, מדובר בפקודת branch שהתנאי שלה התקיים. בעקבות זאת האות flush_s עולה, ומיד לאחר מכן מונה ה-flush, כלומר fhcnt_q גדל מ-0000h ל-0001h.

לכן התמונה מאשרת שמנגנון ה-control hazard עובד כראוי: כאשר branch נלקח בשלב הרביעי של הצינור, ההוראות השגויות שנכנסו ל-pipeline נשטפות, ומונה ה-flush מתעד את האירוע.



איור 8 – סימולציה של ה-Pipelined RV32IM ב-SignalTap (עבור Branch and flush).

אפיון ה-PPA (ביצועים, הספק, שטח) של המערכת הספרתית:

סיכום בטבלאות:

Area						
	Logic elements	Registers	I/O pins	Embedded memory bits	Embedded 9-bit Multipliers	PLLs
Single-Cycle RV32IM	1939	2519	270	401,408	4 fixed-point unsigned multipliers	1
Pipelined RV32IM	4527	11,047	265	3,084,288	4 fixed-point unsigned multipliers	1

- print screens:

- Single-Cycle RV32IM:

Top-level Entity Name	RV32I_CORE
Family	Cyclone V
Device	5CSXFC6D6F31C6
Timing Models	Final
Logic utilization (in ALMs)	1,939 / 41,910 (5 %)
Total registers	2519
Total pins	270 / 499 (54 %)
Total virtual pins	0
Total block memory bits	401,408 / 5,662,720 (7 %)
Total DSP Blocks	3 / 112 (3 %)
Total HSSI RX PCSs	0 / 9 (0 %)
Total HSSI PMA RX Deserializers	0 / 9 (0 %)
Total HSSI TX PCSs	0 / 9 (0 %)
Total HSSI PMA TX Serializers	0 / 9 (0 %)
Total PLLs	1 / 15 (7 %)
Total DLLs	0 / 4 (0 %)

בנוסף ניתן לראות שימוש ב4 מכפלים באמצעות 3 DSP BLOCKS:

Analysis & Synthesis Resource Utilization by Entity				
<<Filter>>				
	Compilation Hierarchy Node	Combinational ALUTs	Dedicated Logic Registers	Block Memory Bits
1	RV32I_CORE	2306 (51)	2465 (16)	401408
1	Execute:EXE	812 (778)	0 (0)	0
1	Multiplier16:MUL_UNIT	34 (34)	0 (0)	0

- Pipelined RV32IM:

Top-level Entity Name	RV32IM_pipeline_top
Family	Cyclone V
Device	5CSXFC6D6F31C6
Timing Models	Final
Logic utilization (in ALMs)	4,527 / 41,910 (11 %)
Total registers	11047
Total pins	265 / 499 (53 %)
Total virtual pins	284
Total block memory bits	3,084,288 / 5,662,720 (54 %)
Total DSP Blocks	4 / 112 (4 %)
Total HSSI RX PCSs	0 / 9 (0 %)
Total HSSI PMA RX Deserializers	0 / 9 (0 %)
Total HSSI TX PCSs	0 / 9 (0 %)
Total HSSI PMA TX Serializers	0 / 9 (0 %)
Total PLLs	1 / 15 (7 %)
Total DLLs	0 / 4 (0 %)

בנוסף ניתן לראות שימוש ב4 מכפלים

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow OS Summary

Flow Log

Analysis & Synthesis

Summary

Settings

Parallel Compilation

Source Files Read

Resource Usage Summary

Resource Utilization by Entity

RAM Summary

DSP Block Usage Summary


<<Filter>>

	Statistic	Number Used
1	Independent 9x9	4
2	Total number of DSP blocks	4
3		
4	Fixed Point Unsigned Multiplier	4

Performance			
	f_{max}	Critical path (what is the slowest submodule and why does it cause the critical path)	$f_{MCLK}(=f_{sysclk})$
Single-Cycle RV32IM	33.16 MHz	המסלול הקריטי עובר דרך נתיב קומבינטורי ארוך של פקודה שלמה במחזור אחד, בעיקר דרך ה-Execute ונתיב ה-Multiplier16, יחד עם muxes מסביב.	25 MHz
Pipelined RV32IM	114.26 MHz (~x3.5 factor)	המסלול הקריטי קצר יותר, משום שהנתיב הארוך חולק לשלבי pipeline. לפי צילום ה-critical path, המסלול המגביל נמצא סביב שעון ה-PLL / רגיסטר EX_MEM, ולא דרך נתיב פקודה מלא כמו ב-single-cycle.	100 MHz


- print screens:
 - Single-Cycle RV32IM:

Slow 1100mV 85C Model Fmax Summary				
<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	33.16 MHz	33.16 MHz	\G0:MCLK altpll_co...PUT_COUNTER divclk	



- Pipelined RV32IM:

Slow 1100mV 85C Model Fmax Summary				
<<Filter>>				
	Fmax	Restricted Fmax	Clock Name	Note
1	114.26 MHz	114.26 MHz	CPU G_PLL:MCLK a...PUT_COUNTER divclk	



Power				
	Total power consumption	Static power consumption	Dynamic power consumption	I/O power consumption
Single-Cycle RV32IM	455.70 mW	415.67 mW	24.21 mW	15.81 mW
Pipelined RV32IM	570.57 mW	419.55 mW	119.93 mW	31.09 mW

- print screens:

- Single-Cycle RV32IM:

Power Analyzer Summary	
 <<Filter>>	
Power Analyzer Status	Successful - Sun Jun 21 11:22:36 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA
Top-level Entity Name	RV32I_CORE
Family	Cyclone V
Device	5CSXFC6D6F31C6
Power Models	Final
Total Thermal Power Dissipation	455.70 mW
Core Dynamic Thermal Power Dissipation	24.21 mW
Core Static Thermal Power Dissipation	415.67 mW
I/O Thermal Power Dissipation	15.81 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

- Pipelined RV32IM:

Power Analyzer Summary	
 <<Filter>>	
Power Analyzer Status	Successful - Mon Jun 29 11:57:38 2026
Quartus Prime Version	21.1.0 Build 842 10/21/2021 SJ Lite Edition
Revision Name	FPGA
Top-level Entity Name	RV32IM_pipeline_top
Family	Cyclone V
Device	5CSXFC6D6F31C6
Power Models	Final
Total Thermal Power Dissipation	570.57 mW
Core Dynamic Thermal Power Dissipation	119.93 mW
Core Static Thermal Power Dissipation	419.55 mW
I/O Thermal Power Dissipation	31.09 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

מסקנות:

מביצוע מעבדה זו וניתוח התוצאות, ניתן להסיק מספר מסקנות מרכזיות הנוגעות לפונקציונליות ולאפיון ה-PPA של המערכת:

1. **נכונות פונקציונלית ואימות בחומרה:** שתי הליבות אומתו בהצלחה בסימולציית ModelSim מול מודל הייחוס RARS, והציגו התאמה מלאה בתוכן זיכרון ה-DTCM בסיום ריצת התוכנית. בנוסף, בדיקות ה-SignalTap על ה-FPGA אימתו את פעולת ה-Pipeline הלכה למעשה: ניתן לראות כי פקודת ה-mul מתקדמת כראוי בין שלבי הצינור (עליית MULOp בשלב EX והתקדמות עד נתיב ה-Writeback). במקרי תלות נתונים, נצפתה עליית האות stall_s והקפאת ה-PC ורגיסטר IF/ID כמצופה (ירידת האותות pcwrite_s ו-ifidwrite_s). כמו כן, מנגנון ה-Flush תפקד כראוי בעת קפיצה (branch taken) – נצפתה עלייה באות flush_s ומונה ה-flushes (fhcnt_q) גדל מ-0000 ל-0001 בהתאם למחיקת הפקודות השגויות מהצנרת.
2. **שיפור משמעותי בביצועים (Performance):** המעבר מארכיטקטורת Single-Cycle ל-Pipeline הביא לשיפור ניכר בתדר העבודה המקסימלי (Fmax). התדר עלה מ-33.16 MHz ל-114.26 MHz, המהווה שיפור של פי ~3.45. שיפור זה תואם לציפייה התיאורטית של שיפור פי 3 עד 4, ומדגים כיצד חלוקת המסלול הקריטי למספר שלבים קצרים מקטינה את זמן המחזור. הסיבה לכך שלא הושג שיפור אידיאלי של פי 5 נעוצה בכך שחמשת השלבים אינם מאוזנים לחלוטין, וזמן המחזור נקבע על ידי השלב האיטי ביותר.
3. **מחיר השטח (Area Trade-off):** העלייה בביצועים לוותה בגידול משמעותי בניצול משאבי הלוגיקה והשטח. מספר ה-Logic Elements (ALMs) גדל פי ~2.3 (מ-1,939 ל-4,527), וכמות הרגיסטרים גדלה פי ~4.4 (מ-2,519 ל-11,047). גידול זה נובע ברובו המוחלט מהוספת רגיסטרי הצינור בין השלבים (IF/ID, ID/EX, EX/MEM, MEM/WB), אשר נדרשים לשמור נתונים ואותות בקרה, וכן מהוספת יחידות ה-Forwarding וה-Stall. יחד עם זאת, מספר המכפלים המשובצים נותר זהה (4 יחידות) וכך גם כמות ה-PLL, בהתאם לדרישות התכן.
4. **מחיר ההספק (Power Trade-off):** ההספק הכולל של המערכת עלה בכ-25.2%, מ-455.70 mW בתצורת ה-Single-Cycle ל-570.57 mW בתצורת ה-Pipeline. בחינה מעמיקה של הדוחות מראה כי ההספק הסטטי נותר כמעט זהה (~415.67 mW לעומת ~419.55 mW), אך ההספק הדינמי גדל פי 5 (מ-24.21 mW ל-119.93 mW). תופעה זו צפויה לחלוטין ונובעת מהעלייה הדרמטית במספר הרגיסטרים שמחליפים מצב בכל מחזור, ומקצב השעון המהיר יותר המאפיין את ארכיטקטורת הצינור.

לסיכום, ההשוואה בין המימושים ממחישה הלכה למעשה את פשרת ה-PPA (Power, Performance, Area) הקלאסית בתכנון מעבדים. ה-Pipeline מאפשר תדר עבודה גבוה ותפוקה אפקטיבית משמעותית (גם לאחר התחשבות בירידת ה-IPC עקב stalls ו-flushes), אך השיפור מגיע במחיר בלתי נמנע של גידול בשטח המערכת, בכמות הלוגיקה, ובהספק הדינמי הנצרך. התוצאות מראות כי השיפור בביצועים (פי 3.45) מצדיק את התוספת בעלויות אלו עבור המערכת הנתונה.